文 | 不慌實(shí)驗(yàn)室，作者｜任天勤，編輯｜陳肖冉

5 月 25 日，中國(guó)半導(dǎo)體產(chǎn)業(yè)迎來歷史性時(shí)刻。

這一天，華為在 IEEE 國(guó)際電路系統(tǒng)研討會(huì)上正式發(fā)布半導(dǎo)體發(fā)展新理論 " 韜（τ）定律 "，首次提出以 " 時(shí)間縮微 " 替代 " 幾何縮微 " 的全新演進(jìn)路徑。

也是這一天，A 股半導(dǎo)體板塊上演 " 史詩級(jí)暴漲 "。中華半導(dǎo)體芯片指數(shù)（990001.CSI）上漲 6.95%，科創(chuàng) 50 指數(shù)上漲 5.88%，雙雙創(chuàng)下歷史新高。24 只個(gè)股刷新歷史高點(diǎn)，15 只封上 20% 漲停。

然而僅隔一日，5 月 26 日，板塊劇烈分化，中華半導(dǎo)體芯片指數(shù)盤中一度重挫 3.93%，尾盤雖直線拉升，最終仍收跌 1.03%。

就在指數(shù)整體承壓之際，中京電子、華天科技、沃格光電等個(gè)股卻逆勢(shì)漲停，用真金白銀為 " 韜（τ）定律 " 的落地方向投下關(guān)鍵一票。

一字引爆

5 月 25 日，在上海舉行的 2026 國(guó)際電路與系統(tǒng)研討會(huì)上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波正式發(fā)表 " 韜（τ）定律 "。

這是中國(guó)企業(yè)首次在全球半導(dǎo)體領(lǐng)域提出系統(tǒng)性的產(chǎn)業(yè)發(fā)展指導(dǎo)原則。在摩爾定律演進(jìn)放緩的背景下，該理論為半導(dǎo)體技術(shù)發(fā)展提供了新的方向，也引發(fā)了資本市場(chǎng)對(duì)相關(guān)產(chǎn)業(yè)鏈的重新關(guān)注。

當(dāng)日早盤開盤后，半導(dǎo)體板塊持續(xù)走強(qiáng)，午后漲幅進(jìn)一步擴(kuò)大。華虹公司午后觸及 20% 漲停，股價(jià)報(bào) 214.8 元；中芯國(guó)際 A 股盤中最高漲幅接近 20%，最終報(bào)收 156.0 元；兆易創(chuàng)新尾盤漲停，股價(jià)報(bào) 514.85 元，市值超 3600 億元。

除華為發(fā)布新技術(shù)的消息外，國(guó)產(chǎn)存儲(chǔ)龍頭長(zhǎng)鑫科技 IPO 進(jìn)程加速的傳聞，也對(duì)板塊情緒形成一定催化。

何庭波在演講中介紹，" 韜 " 取自希臘字母 τ（tau）的音譯，在電路理論中代表時(shí)間常數(shù)，即信號(hào)在電路中完成一次狀態(tài)切換所需的時(shí)間。

τ 值越小，電路運(yùn)行速度越快。韜定律的核心是將半導(dǎo)體技術(shù)的優(yōu)化目標(biāo)從傳統(tǒng)的 " 幾何縮微 " 轉(zhuǎn)向 " 時(shí)間縮微 "，不再依賴縮小晶體管物理尺寸來提升性能，而是通過系統(tǒng)性降低信號(hào)傳播的時(shí)間常數(shù)（τ），壓縮信號(hào)在芯片內(nèi)部的傳輸時(shí)延，實(shí)現(xiàn)性能等效提升。

何庭波用一個(gè)通俗的比喻解釋兩者的區(qū)別，如果把芯片比作城市，摩爾定律是通過縮小房屋面積來增加人口密度；而韜定律則是通過優(yōu)化交通系統(tǒng)，修建高架和隧道，來提升整個(gè)城市的通行效率。

華為方面表示，該理論并非停留在實(shí)驗(yàn)室階段。過去六年，公司已基于這一技術(shù)路線設(shè)計(jì)并量產(chǎn)了 381 款芯片，覆蓋多個(gè)應(yīng)用領(lǐng)域。預(yù)計(jì) 2026 年秋季發(fā)布的新一代麒麟芯片，將首次完整采用邏輯折疊技術(shù)。

根據(jù)華為的技術(shù)路線圖，到 2031 年，基于韜定律的高端芯片晶體管密度將達(dá)到等效 1.4 納米制程的水平，使 14/7nm 等成熟工藝能發(fā)揮出 7/5nm 先進(jìn)制程的實(shí)際性能。

技術(shù)邏輯

摩爾定律的放緩，是韜定律誕生的直接觸發(fā)條件。

1965 年，英特爾創(chuàng)始人戈登 · 摩爾提出摩爾定律，指出集成電路上的晶體管數(shù)量約每?jī)赡攴环?。這一規(guī)律在過去半個(gè)多世紀(jì)里主導(dǎo)了全球半導(dǎo)體產(chǎn)業(yè)的發(fā)展。但近年來，隨著制程工藝逼近原子級(jí)，晶體管縮小的技術(shù)難度和制造成本都呈指數(shù)級(jí)上升，摩爾定律的演進(jìn)速度明顯放緩。

與此同時(shí)，人工智能、高性能計(jì)算等領(lǐng)域?qū)λ懔Φ男枨蟪掷m(xù)快速增長(zhǎng)，傳統(tǒng)的技術(shù)路徑已難以滿足產(chǎn)業(yè)需求。全球主要半導(dǎo)體企業(yè)都在探索新的技術(shù)方向，先進(jìn)封裝、3D 堆疊、異構(gòu)集成等技術(shù)成為行業(yè)關(guān)注的重點(diǎn)。

原商湯智能產(chǎn)業(yè)研究院創(chuàng)始院長(zhǎng)田豐認(rèn)為，韜定律的本質(zhì)是工程優(yōu)化范式的轉(zhuǎn)變。傳統(tǒng)摩爾定律以晶體管幾何尺寸為核心優(yōu)化變量，而韜定律將優(yōu)化目標(biāo)轉(zhuǎn)向信號(hào)傳輸?shù)臅r(shí)間常數(shù) τ。

影響 τ 的因素包括互連線電阻、寄生電容、布線結(jié)構(gòu)、系統(tǒng)互聯(lián)協(xié)議等，優(yōu)化維度從單一的物理尺寸擴(kuò)展到多個(gè)層面。

華為這套理論的核心，是一套從底層到頂層的四層協(xié)同優(yōu)化體系。

在最基礎(chǔ)的器件層面，通過優(yōu)化晶體管和互連的電阻、寄生電容，從物理源頭壓縮器件級(jí)時(shí)間常數(shù) τ。

往上到電路設(shè)計(jì)環(huán)節(jié)，采用獨(dú)創(chuàng)的 " 邏輯折疊 " 技術(shù)，打破傳統(tǒng)平面布局的限制，將電路重構(gòu)為多層立體結(jié)構(gòu)，大幅縮短關(guān)鍵路徑的走線長(zhǎng)度，同時(shí)降低信號(hào)傳播的電阻和電容負(fù)載。

再到單顆芯片的整體架構(gòu)，通過全棧軟硬芯協(xié)同設(shè)計(jì)，根據(jù)實(shí)際工作負(fù)載對(duì)指令流和數(shù)據(jù)流進(jìn)行細(xì)粒度控制，最大化提升系統(tǒng)級(jí)并行度和運(yùn)行效率。

最后延伸到多芯片組成的系統(tǒng)層面，定義全新的 " 靈衢總線 "，重構(gòu)計(jì)算系統(tǒng)的互聯(lián)協(xié)議，實(shí)現(xiàn)超節(jié)點(diǎn)的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義，從根本上降低多芯片間的系統(tǒng)通信時(shí)延。

對(duì)于中國(guó)半導(dǎo)體產(chǎn)業(yè)而言，這一技術(shù)路線具有重要的現(xiàn)實(shí)意義。它繞開了對(duì)極紫外光刻（EUV）等先進(jìn)制程設(shè)備的依賴，為受制于技術(shù)封鎖的半導(dǎo)體產(chǎn)業(yè)提供了工程級(jí)解決方案，推動(dòng)國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)從 " 制程尺寸競(jìng)爭(zhēng) " 轉(zhuǎn)向 " 時(shí)延效率競(jìng)爭(zhēng) "。

上海財(cái)經(jīng)大學(xué)特聘教授胡延平表示，韜定律提供了一種不同于傳統(tǒng)制程競(jìng)賽的技術(shù)體系，為產(chǎn)業(yè)發(fā)展開辟了新的可能性。

產(chǎn)業(yè)影響

韜定律的提出，將對(duì)半導(dǎo)體產(chǎn)業(yè)鏈的價(jià)值分配產(chǎn)生影響，相關(guān)細(xì)分領(lǐng)域有望迎來新的發(fā)展機(jī)遇，同時(shí)也存在一定的不確定性。

先進(jìn)封裝是與該技術(shù)路線關(guān)聯(lián)最緊密的領(lǐng)域。邏輯折疊和多層堆疊技術(shù)對(duì)晶圓級(jí)混合鍵合、硅通孔（TSV）、背面互聯(lián)等先進(jìn)封裝工藝的精度和良率提出了更高要求。

根據(jù)市場(chǎng)研究機(jī)構(gòu) YoleGroup 的數(shù)據(jù)，2024 年全球先進(jìn)封裝市場(chǎng)規(guī)模為 460 億美元，預(yù)計(jì) 2030 年將達(dá)到 794 億美元，期間復(fù)合年增長(zhǎng)率達(dá) 9.5%，其中 2.5D/3D 封裝的年復(fù)合增長(zhǎng)率約為 23%。

國(guó)內(nèi)的長(zhǎng)電科技、通富微電、華天科技等封裝企業(yè)，以及具備先進(jìn)封裝能力的晶圓代工廠，有望獲得更多高端訂單。

高速互聯(lián)和光芯片領(lǐng)域的需求也將隨之增長(zhǎng)。為解決多芯片系統(tǒng)的通信瓶頸，華為提出了靈衢總線架構(gòu)，并開發(fā)了高密度光互連節(jié)點(diǎn)引擎（Hi-ONE），可為每個(gè)模塊提供 8Tb/s 帶寬。

隨著 AI 算力集群規(guī)模的擴(kuò)大，高速光模塊和光芯片的市場(chǎng)需求有望持續(xù)提升。

此外，全棧協(xié)同設(shè)計(jì)對(duì) EDA 工具提出了新的要求，這為國(guó)產(chǎn) EDA 企業(yè)帶來了潛在的市場(chǎng)機(jī)會(huì)。先進(jìn)封裝所需的鍵合設(shè)備、檢測(cè)設(shè)備等，也將成為國(guó)產(chǎn)替代的重要方向。

不過，技術(shù)成熟度是繞不開的現(xiàn)實(shí)考驗(yàn)。邏輯折疊技術(shù)的大規(guī)模商用還需要經(jīng)過市場(chǎng)驗(yàn)證，今年秋季發(fā)布的麒麟芯片將是重要的測(cè)試節(jié)點(diǎn)。

產(chǎn)業(yè)生態(tài)的構(gòu)建同樣任重道遠(yuǎn)。新的技術(shù)路線需要上下游企業(yè)的協(xié)同配合，形成完整的產(chǎn)業(yè)鏈支撐。

全球巨頭的同臺(tái)競(jìng)技也將帶來持續(xù)壓力。英特爾、臺(tái)積電、三星等國(guó)際巨頭也在大力發(fā)展先進(jìn)封裝和 3D 堆疊技術(shù)，未來市場(chǎng)競(jìng)爭(zhēng)將更加激烈。

韜定律的發(fā)布，是中國(guó)半導(dǎo)體產(chǎn)業(yè)在技術(shù)創(chuàng)新方面的一次重要嘗試。它不僅為華為自身的芯片發(fā)展提供了新的路徑，也為全球半導(dǎo)體產(chǎn)業(yè)貢獻(xiàn)了新的思路。

未來半導(dǎo)體產(chǎn)業(yè)的競(jìng)爭(zhēng)將不再局限于單一的制程節(jié)點(diǎn)，而是演變?yōu)橹瞥?、架?gòu)、系統(tǒng)協(xié)同等多維度的綜合競(jìng)爭(zhēng)。

敬告讀者：本文基于公開資料信息或受訪者提供的相關(guān)內(nèi)容撰寫，《不慌實(shí)驗(yàn)室》及文章作者不保證相關(guān)信息資料的完整性和準(zhǔn)確性。無論何種情況下，本文內(nèi)容均不構(gòu)成投資建議。市場(chǎng)有風(fēng)險(xiǎn)，投資需謹(jǐn)慎！未經(jīng)許可不得轉(zhuǎn)載、抄襲！